Trang chủ Đề thi 5850

Tổng Hợp Đề Thi Ôn Luyện Môn Digital Electronics - Miễn Phí, Có Đáp Án - Đại Học Sư Phạm Kỹ Thuật TP.HCM (UTE)

Bộ đề thi ôn luyện môn Digital Electronics dành cho sinh viên Đại học Sư phạm Kỹ thuật TP.HCM (UTE). Nội dung bao gồm các câu hỏi trắc nghiệm và bài tập thực hành liên quan đến logic số, cổng logic, mạch tuần tự, và thiết kế mạch số. Tài liệu miễn phí, kèm đáp án chi tiết, giúp sinh viên củng cố kiến thức và chuẩn bị tốt cho kỳ thi học phần Digital Electronics.

Từ khoá: đề thi Digital Electronics Digital Electronics UTE Đại học Sư phạm Kỹ thuật TP.HCM mạch số cổng logic logic tuần tự thiết kế mạch ôn tập Digital Electronics đáp án chi tiết kỹ thuật số

Số câu hỏi: 182 câuSố mã đề: 4 đềThời gian: 1 giờ

76,202 lượt xem 5,850 lượt làm bài


Bạn chưa làm Mã đề 1!

Xem trước nội dung
Câu 1: 0.2 điểm
Simplify the following Boolean function F, together with the don't care conditions d, and then express the simplified function in sum of minterms: F(x, y, z) = Σ(1, 3, 4, 5, 7) + d(0, 2)
A.  
xy' + z
B.  
y' + z
C.  
y + z'
D.  
y' + zx
Câu 2: 0.2 điểm
Which input values will cause an AND logic gate to produce a HIGH output?
A.  
At least one input is HIGH
B.  
At least one input is LOW
C.  
All inputs are HIGH
D.  
All inputs are LOW
Câu 3: 0.2 điểm
Cho mạch đếm xuống đồng bộ mod 4 dùng flip-flop (FF) T có đặc điểm:
  • Trạng thái ban đầu của các FF ở mức thấp.
  • CK tác động cạnh xuống.
  • Preset (PRE) tích cực mức thấp.
  • Clear (CLR) tích cực mức thấp.
Mô tả nào sau đây là đúng nhất?
A.  
Các ngõ PRE của các FF được nối vào mức thấp.
B.  
Ngõ vào T của FF đầu tiên (có ngõ ra là bit LSB) ở mức cao.
C.  
Ngõ ra đảo của các FF trước làm xung kích cho FF liền sau.
D.  
Các ngõ vào T các FF đều ở mức thấp.
Câu 4: 0.2 điểm
A universal logic gate is one, which can be used to generate any logic function. Which of the following is a universal logic gate?
A.  
AND
B.  
OR
C.  
NOT
D.  
NOR
Câu 5: 0.2 điểm
All logic operations can be obtained by means of __________
A.  
AND and NAND operations
B.  
OR and NOR operations
C.  
OR and NOT operations
D.  
NAND and NOR operations
Câu 6: 0.2 điểm
Cho mạch đếm lên không đồng bộ mod 3 dùng flip-flop (FF) T có đặc điểm:
  • Trạng thái ban đầu của các FF ở mức thấp.
  • CK tác động cạnh xuống.
  • Preset (PRE) tích cực mức thấp.
  • Clear (CLR) tích cực mức thấp.
Mô tả nào sau đây là đúng nhất?
A.  
Ngõ ra đảo của các FF trước làm xung kích cho FF liền sau.
B.  
Các ngõ CLR của các FF được nối vào mức cao.
C.  
Các ngõ vào T các FF đều ở mức cao.
D.  
Các ngõ CLR của các FF được nối vào mức thấp.
Câu 7: 0.2 điểm
How many two-input AND and OR gates are required to realize Y = CD+EF+G?
A.  
2, 2
B.  
2, 3
C.  
3, 3
D.  
3, 2
Câu 8: 0.2 điểm
Which of the following is correct for full adders?
A.  
Full adders have the capability of directly adding decimal numbers
B.  
Full adders are used to make half adders
C.  
Full adders are limited to two inputs since there are only two binary digits
D.  
In a parallel full adder, the first stage may be a half adder
Câu 9: 0.2 điểm
What distinguishes the look-ahead-carry adder?
A.  
It is slower than the ripple-carry adder
B.  
It is easier to implement logically than a full adder
C.  
It is faster than a ripple-carry adder
D.  
It requires advance knowledge of the final answer
Câu 10: 0.2 điểm
Which one is used for logical manipulations?
A.  
2’s complement
B.  
9’s complement
C.  
1’s complement
D.  
10’s complement
Câu 11: 0.2 điểm
How many flip flops are required to construct a decade counter
A.  
10
B.  
4
C.  
3
D.  
5
Câu 12: 0.2 điểm
DeMorgan’s theorem states that _________
A.  
(AB)’ = A’ + B’
B.  
(A + B)’ = A’ * B
C.  
A’ + B’ = A’B’
D.  
(AB)’ = A’ + B
Câu 13: 0.2 điểm
For a 4-bit parallel adder, if the carry-in is connected to a logical HIGH, the result is ___________
A.  
The same as if the carry-in is tied LOW since the least significant carry-in is ignored
B.  
That carry-out will always be HIGH
C.  
A one will be added to the final result
D.  
The carry-out is ignored
Câu 14: 0.2 điểm
(A + B)(A’ * B’) = ?
A.  
1
B.  
0
C.  
AB
D.  
AB’
Câu 15: 0.2 điểm
2’s complement of 11001011 is ____________
A.  
01010111
B.  
11010100
C.  
00110101
D.  
11100010
Câu 16: 0.2 điểm
There are ______ cells in a 4-variable K-map.
A.  
12
B.  
16
C.  
18
D.  
8
Câu 17: 0.2 điểm
The systematic reduction of logic circuits is accomplished by:
A.  
Symbolic reduction
B.  
TTL logic
C.  
Using Boolean algebra
D.  
Using a truth table
Câu 18: 0.2 điểm
The difference between half adder and full adder is __________
A.  
Half adder has two inputs while full adder has four inputs
B.  
Half adder has one output while full adder has two outputs
C.  
Half adder has two inputs while full adder has three inputs
D.  
All of the Mentioned
Câu 19: 0.2 điểm
The addition of +19 and +43 results as _________ in 2’s complement system.
A.  
11001010
B.  
101011010
C.  
00101010
D.  
0111110
Câu 20: 0.2 điểm
The logical sum of two or more logical product terms is called __________
A.  
SOP
B.  
POS
C.  
OR operation
D.  
NAND operation
Câu 21: 0.2 điểm
The parameter through which 16 distinct values can be represented is known as
A.  
Bit
B.  
Byte
C.  
Word
D.  
Nibble
Câu 22: 0.2 điểm
The Boolean expression Y = (AB)’ is logically equivalent to what single gate?
A.  
NAND
B.  
NOR
C.  
AND
D.  
OR
Câu 23: 0.2 điểm
Cho mạch mã hóa (Encoder) từ 8 sang 3, vớiCác ngõ vào tích cực mức cao là: S0, S1, S2, S3, S4, S5, S6, S7 Các ngõ ra tích cực mức cao: F2 (MSB), F1, F0 Hàm ngõ ra F1 là?
A.  
S2 + S3 + S6 + S7
B.  
S1 + S3 + S5 + S7
C.  
S2 + S3 + S6 + S7
D.  
Tất cả đều sai
Câu 24: 0.2 điểm
The observation that a bubbled input OR gate is interchangeable with a bubbled output AND gate is referred to as:
A.  
A Karnaugh map
B.  
DeMorgan’s second theorem
C.  
The commutative law of addition
D.  
The associative law of multiplication
Câu 25: 0.2 điểm
The output of a JK flip-flop with asynchronous preset and clear inputs is '1'. The output can be changed to '0' with one of the following conditions.
A.  
(A) By applying J = 0, K = 0 and using a clock.
B.  
(B) By applying J = 1, K = 0 and using the clock.
C.  
(C) By applying J = 1, K = 1 and using the clock.
D.  
(D) By applying a synchronous preset input.
Câu 26: 0.2 điểm
On addition of -33 and -40 using 2’s complement, we get ____________
A.  
1001110
B.  
-110101
C.  
0110001
D.  
-1001001
Câu 27: 0.2 điểm
The involution of A is equal to _________
A.  
A
B.  
A’
C.  
1
D.  
0
Câu 28: 0.2 điểm
When performing subtraction by addition in the 2’s-complement system ____________
A.  
The minuend and the subtrahend are both changed to the 2’s-complement
B.  
The minuend is changed to 2’s-complement and the subtrahend is left in its original form
C.  
The minuend is left in its original form and the subtrahend is changed to its 2’scomplement
D.  
The minuend and subtrahend are both left in their original form
Câu 29: 0.2 điểm
If A, B and C are the inputs of a full adder then the sum is given by __________
A.  
A AND B AND C
B.  
A OR B AND C
C.  
A XOR B XOR C
D.  
A OR B OR C
Câu 30: 0.2 điểm
The hexadecimal number 'F0' has the decimal value equivalent to
A.  
255
B.  
256
C.  
241
D.  
240
Câu 31: 0.2 điểm
The largest two digit hexadecimal number is ________
A.  
(FE)16
B.  
(FD)16
C.  
(FF)16
D.  
(EF)16
Câu 32: 0.2 điểm
The dependency notation “>=1” inside a block stands for which operation?
A.  
OR
B.  
XOR
C.  
AND
D.  
XNOR
Câu 33: 0.2 điểm
An overflow occurs in _________
A.  
MSD position
B.  
LSD position
C.  
Middle position
D.  
Signed Bit
Câu 34: 0.2 điểm
If the two numbers are unsigned, the bit conditions of interest are the ______ carry and a possible _____ result.
A.  
Input, zero
B.  
Output, one
C.  
Input, one
D.  
Output, zero
Câu 35: 0.2 điểm
How many AND, OR and EXOR gates are required for the configuration of full
A.  
adder?
B.  
1, 2, 2
C.  
2, 1, 2
D.  
3, 1, 2
E.  
4, 0, 1
Câu 36: 0.2 điểm
Simplify Y = AB’ + (A’ + B)C.
A.  
AB’ + C
B.  
AB + AC
C.  
A’B + AC’
D.  
AB + A
Câu 37: 0.2 điểm
An OR gate can be imagined as ____________
A.  
Switches connected in series
B.  
Switches connected in parallel
C.  
MOS transistor connected in series
D.  
BJT transistor connected in series
Câu 38: 0.2 điểm
The basic building blocks of the arithmetic unit in a digital computers are __________
A.  
Subtractors
B.  
Adders
C.  
Multiplexer
D.  
Comparator
Câu 39: 0.2 điểm
What is one disadvantage of the ripple-carry adder?
A.  
The interconnections are more complex
B.  
More stages are required to a full adder
C.  
It is slow due to propagation time
D.  
All of the Mentioned
Câu 40: 0.2 điểm
What are the two types of basic adder circuits?
A.  
Sum and carry
B.  
Half-adder and full-adder
C.  
Asynchronous and synchronous
D.  
One and two’s-complement
Câu 41: 0.2 điểm
If the number of bits in the sum exceeds the number of bits in each added numbers, it results in _________
A.  
Successor
B.  
Overflow
C.  
Underflow
D.  
Predecessor
Câu 42: 0.2 điểm
Carry lookahead logic uses the concepts of ___________
A.  
Inverting the inputs
B.  
Complementing the outputs
C.  
Generating and propagating carries
D.  
Ripple factor
Câu 43: 0.2 điểm
On addition of -46 and +28 using 2’s complement, we get ____________
A.  
-10010
B.  
-00101
C.  
01011
D.  
0100101
Câu 44: 0.2 điểm
A full adder logic circuit will have __________
A.  
Two inputs and one output
B.  
Three inputs and three outputs
C.  
Two inputs and two outputs
D.  
Three inputs and two outputs
Câu 45: 0.2 điểm
The canonical sum of product form of the function y(A,B) = A + B is __________
A.  
AB + BB + A’A
B.  
AB + AB’ + A’B
C.  
BA + BA’ + A’B’
D.  
AB’ + A’B + A’B’
Câu 46: 0.2 điểm
An overflow is a _________
A.  
Hardware problem
B.  
Software problem
C.  
User input problem
D.  
Input Output Error
Câu 47: 0.2 điểm
On addition of 28 and 18 using 2’s complement, we get ____________
A.  
00101110
B.  
0101110
C.  
00101111
D.  
1001111
Câu 48: 0.2 điểm
Each “0” entry in a K-map square represents _______________
A.  
A HIGH for each input truth table condition that produces a HIGH output
B.  
A HIGH output on the truth table for all LOW input combinations
C.  
A LOW output for all possible HIGH input conditions
D.  
A DON’T CARE condition for all possible input truth table combinations
Câu 49: 0.2 điểm
In a combinational circuit, the output at any time depends only on the _______ at that time.
A.  
Voltage
B.  
Intermediate values
C.  
Input values
D.  
Clock pulses
Câu 50: 0.2 điểm
1’s complement of 1011101 is ____________
A.  
0101110
B.  
1001101
C.  
0100010
D.  
1100101